Argomenti di tesi proposti dal docente.
1) Applicazioni, algoritmi, architetture e blocchi circuitali analogici per elaborazione in-memoria basata su memorie PCM.
Poiché gran parte del consumo di un nodo in una rete di sensori per applicazioni IoT è dovuta alla trasmissione wireless dei data acquisiti, un vantaggio importante dal punto di vista dell’efficienza energetica si ha dal realizzare parte dell’elaborazione direttamente sui nodi, attuando la tecnica detta “edge-computing”. A tal fine, una soluzione emergente consiste nell’effettuare l’elaborazione dei dati direttamente in memoria e, in particolare, in forma analogica. Come dispositivo di memoria per Analog-In-Memory Computing (AIMC), sempre più interesse stanno acquisendo le memorie non volatili a cambiamento di fase (PCM): gli elementi della memoria sono conduttanze che possono essere programmate a differenti valori e organizzate in matrice per realizzare operazioni di prodotto matrice-vettore.
Nell’ambito della tematica è attiva una collaborazione con STMicroelectronics e sono proposte tesi e tirocini con ST sui seguenti argomenti:
- a) Algoritmi di programmazione: per programmare una cella di memoria PCM, finalizzata all’Analog In Memory Computing, ad un certo valore di conduttanza è necessario applicarle una sequenza di impulsi elettrici. Il valore di conduttanza assunto dalla cella dipende dalla sequenza di impulsi applicata. Questo progetto di tesi consiste nello studio degli attuali algoritmi di programmazione conosciuti e nella ricerca di nuovi algoritmi che meglio consentano di programmare le celle a dei valori di conduttanza più vicini possibile a quelli attesi e stabili nel tempo.
L’attività sarà effettuata in laboratorio utilizzando una scheda di test e prototipi integrati per AIMC precedentemente realizzati grazie alla collaborazione con ST. Programmando le celle e poi misurando i valori di conduttanze ottenuti sarà possibile valutare statisticamente l’accuratezza degli algoritmi di programmazione sviluppati. Gli strumenti software sono C99 per quanto riguarda la programmazione microcontrollore della scheda di test. Inoltre, per raccogliere i dati in maniera automatica è previsto l’impiego di C# all’interno del framework .net.
- b) Inferenze di reti neurali su cluster eterogeneo analogico/digitale: un campo applicativo interessante per l’Analog In Memory Computing consiste nell’inferenza di reti neurali. La matrice di celle PCM costituisce un buon supporto di esecuzione di prodotti matrice-vettore che rappresentano il kernel per alcuni strati della rete mentre per altri strati è più opportuna l’esecuzione su un supporto digitale. In collaborazione con il gruppo PULP (in particolare Luca Benini, Davide Rossi, Francesco Conti, Angelo Garofalo) è stato progettato un sistema eterogeneo costituito dall’architettura digitale PULP (Parallel Ultra Low-Power), già di per sé ottimizzata per il calcolo parallelo, integrata con una matrice di celle PCM provvista di circuiti per l’esecuzione dell’AIMC, progettata nell’ambito della collaborazione con ST.
L’attività proposta consiste nell’inferenza di reti neurali su un modello RTL di questo sistema eterogeneo. Le reti saranno descritte con dei file in linguaggio C. L’inferenza delle reti sarà valutata con simulazioni funzionali dell’architettura.
- c) Progettazione dei circuiti analogici di interfaccia alla memoria per utilizzo non convenzionale della memoria
Al fine di svolgere il calcolo direttamente in memoria (Analog In-Memory Computing, AIMC) è necessaria la progettazione a livello transistor dei blocchi circuitali analogici di interfaccia (convertitori AD e DA, riferimenti di tensione, pompe di carica, etc.) che permettano di aggiungere alla memoria ePCM la capacità di svolgere con basso consumo e alte prestazioni alcune specifiche operazioni (in particolare prodotti matrice/vettore) che sono alla base di molti algoritmi fondamentali per l'elaborazione del segnale. Obiettivo della tesi è lostudio di alcuni di questo blocchi.
Il CAD utilizzato è Cadence Virtuoso configurato con il Design Kit di una tecnologia fornita da ST per permettere una progettazione full-custom a transitor level.
- d) Progettazione di un’architettura per Digital In Memory Computing (DIMC) basata su memorie SRAM:
L’attività inizierà con lo studio di un’architettura per DIMC basata su celle SRAM presente in letteratura. Seguirà una progettazione circuitale a livello transistor a partire dalle celle di memoria SRAM, con l’obbiettivo di realizzare un’architettura per DIMC analoga a quella presente in letteratura. L’obiettivo finale è una valutazione delle prestazioni in termini di TOPS/W nell’ottica di un confronto con le architetture che sfruttano l’AIMC sviluppate all’Università di Bologna. Il CAD utilizzato è Cadence Virtuoso configurato con il Design Kit di una tecnologia fornita da ST per permettere una progettazione full-custom a transitor level.
2) Progetto di convertitori DC-DC
Sviluppo e simulazione di blocchi analogici per realizzare convertitori DC-DC completamente integrati in tecnologia BCD.
Sviluppo e analisi di metodologie di controllo per convertitori DC-DC MuReSC (Multi Resonant Switched Capacitor Converter). Implementazione degli algoritmi di controllo su STM32-G4 da testare su scheda prototipo.
Tesi in collaborazione con STMicroelectronics
