- Docente: Cecilia Metra
- Crediti formativi: 6
- SSD: ING-INF/01
- Lingua di insegnamento: Inglese
- Moduli: Cecilia Metra (Modulo 1) Cecilia Metra (Modulo 2)
- Modalità didattica: Convenzionale - Lezioni in presenza (Modulo 1) Convenzionale - Lezioni in presenza (Modulo 2)
- Campus: Bologna
- Corso: Laurea Magistrale in Ingegneria elettronica (cod. 0934)
-
Orario delle lezioni (Modulo 1)
dal 21/02/2025 al 14/04/2025
-
Orario delle lezioni (Modulo 2)
dal 05/05/2025 al 13/06/2025
Conoscenze e abilità da conseguire
Students will learn how to address the various issues related to the design of reliable data processing and storage for intelligent systems. These will range from evaluating the faults and aging phenomena that could occur during their fabrication and/or in-field operation, to analyzing the effects of such faults and aging phenomena and evaluating the related risks for the intelligent system intended operation, to designing them and their component blocks to guarantee robustness and/or tolerance of likely to occur faults and aging phenomena.
Contenuti
Introduzione ai Sistemi Intelligenti Affidabili
- Definizioni e motivazioni
- Progettazione per aumentare l’affidabilità all'interno del processo di progettazione e fabbricazione
- Resa del processo e costo di produzione di un circuito integrato
Guasti Durante la Fabbricazione e Durante il Funzionamento sul Campo
- Guasti di tipo Stuck-St (SAs)
- Equivalenza di guasti e “Fault Collapsing”
- Dominanza di guasti e “Fault Collapsing”
- Guasti di tipo Stuck-Open
- Guasti di tipo Stuck-On
- Guasti di tipo Bridging resistivo
- Guasti di tipo Delay
- Guasti di tipo Crosstalk
- Guasti transitori
- Guasti sugli array di memoria: Stuck-At; Transition; Data Retention; Address Decoder
Variazioni dei Parametri Durante la Fabbricazione
- Variazione delle dimensioni dei transistor
- Variazione delle dimensioni di interconnessioni
- Variazione della soglia di conduzione
- Accoppiamento capacitivo e induttivo
- Rumore sulla tensione di alimentazione
Fenomeni di Invecchiamento Durante l'Operazione sul Campo
- Negative Biased Temperature Instability
- Positive Biased Temperature Instability
Principi di base del Collaudo e della Progettazione Orientata al Collaudo (DFT)
- Macchine automatiche di collaudo (ATE)
- Automatic Test Pattern Generation (ATPG)
- Algoritmi di ATPG per array di memoria
- Full and Partial Scan
- Built-In-Self Test (BIST) per logica combinatoria
- Built-In-Self Test (BIST) per memorie
Approcci di Caratterizzazione Post-Silicon per:
- Variazioni dei parametri
- Speed binning
- Power binning
Approcci di Progettazione per Sistemi Intelligenti Affidabili
- Ridondanza Modulare:
- Strategie di base
- Realizzazioni e affidabilità del Voter
- Guasti di modo comune e Design Diversity
- Diagnosi dei moduli guasti
- On-Line Testing e Recovery:
- Duplicazione e confronto;
- Circuiti Self Checking:
- Proprietà dei circuiti Self-Checking; ipotesi di guasto; progetto di blocchi funzionali Self-Checking; progetto di Checkers; Error Indicators
- Codici a rivelazione d'errore: codici di parità (teoria e progetto di Checker); codici Two-Rail (teoria e progetto di Checker); codici m-out-of-n; codici di Berger (teoria e progetto di Checker)
- Tecniche di Recovery:
- Roll Back and Retry; tecniche di riconfigurazione
- Codici a correzione d'errore:
- Introduzione ai codici di tipo Linear Parity Check;
- Codici di Hamming di tipo Single Error Correction;
- Codici di Hsiao di tipo Single Error Correction/Double Error Detection;
- Circuiti di codifica e decodifica
- Approcci di progettazione robusta per:
- Blocchi di logica combinatoria;
- Elementi di memoria
- Approcci di monitoraggio basati su:
- Circuiti di monitoraggio
- Riutilizzo di schemi di DFT e di caratterizzazione Post-Silicon
Il corso comprende esercitazioni di laboratorio su:
- Emulazione di guasti e fenomeni di invecchiamento, e analisi dei loro effetti
- Progettazione di componenti base di blocchi per l'elaborazione affidabile dei dati (hardware accelerators, microprocessori) e di memoria per sistemi intelligenti e loro prototipazione mediante FPGA
Testi/Bibliografia
J. Segura C. F. Hawkins, “CMOS Electronics – How It Works, How It Fails” IEEE Press – Wiley, 2004.
M. L. Bushnell, V. D. Agrawal, “Essential of Electronic Testing”, Kluwer Academic Publishers, 2000
M. Abramovici, M. A. Bruer, A. D. Friedman, “Digital Systems Testing and Testable Design”, Computer Science Press, 1990
S. Mourad, Y. Zorian, “Principles of Testing Electronic Systems”, Essential of Electronic Testing”,Wiley, 2000
N. K. Jha, S. Kundu, “Testing and Reliable Design of CMOS Circuits”, Kluwer Academic Publishers, 1990
P. K. Lala, “Self-Checking and Fault Tolerant Digital Design”, Morgan Caufmann Publ, 2001
Metodi didattici
Lezioni frontali in aula e esercitazioni al calcolatore effettuate in laboratorio.
Modalità di verifica e valutazione dell'apprendimento
Esame orale. Le domande riguarderanno qualsiasi argomento trattato a lezione e in laboratorio. Potranno seguire domande specifiche volte a verificare la comprensione delle problematiche specifiche inerenti agli argomenti trattati nel corso. Il voto finale sarà formulato tenendo conto delle risposte fornite alle domande poste.
Strumenti a supporto della didattica
PC, videoproiettore, diapositive Power Point.
Orario di ricevimento
Consulta il sito web di Cecilia Metra