69430 - ARCHITETTURA DEI CALCOLATORI ELETTRONICI M

Conoscenze e abilità da conseguire

Illustrare sistemi a microprocessori a parallelismo multibyte, sistemi di memorie multibyte, agenti hardware intelligenti, schede reali basate su microprocessore x86, architetture avanzate, tecnologie cache, sistemi impaginati e segmentati, famiglia Pentium, pipelinining, accesso burst e temporizzazioni, cache di secondo livello e sistemi multiprocessore, esecuzione out-of-order e tecnologie implementative, i processori Pentium II, III e IV e i chip di supporto, interfacciamento delle memorie dinamiche.

Contenuti

Obiettivo dell'insegnamento è aiutare lo studente a impadronirsi di un quadro di riferimento che gli consenta di affrontare con consapevolezza la progettazione digitale a diversi livelli di astrazione (dal componente al sistema, sia esso su singolo chip o su scheda).

 

Il modulo si colloca a valle degli insegnamenti di reti logiche, calcolatori elettronici, e fondamenti di informatica impartiti nelle lauree triennali dell'Ingegneria dell'Informazione dell'Università di Bologna.
L'insegnamento presuppone acquisite le conoscenze elementari di architettura dell'hardware dei calcolatori elettronici (Set di istruzioni Registro-Registro e Memoria-Registro, datapath e unità di controllo, pipeline a 5 stadi per set di istruzioni R-R (RISC), memorie, gestione delle interfacce di ingresso/uscita a interrupt e a controllo di programma, driver), e intende trasferire conoscenze più avanzate sull'architettura, sui principi di funzionamento, sulle prestazioni e sulla evoluzione dei calcolatori ad alta integrazione e larga diffusione.
In particolare il corso tratta i seguenti argomenti:

• parallelismo a livello di istruzione, modelli di esecuzione bloccanti e non bloccanti
• set di istruzioni per architetture RISC-V
• gerarchia delle memorie
  
• parallelismo a livello dati, estensioni vettoriali
• sistemi multi/many core
• estensioni architetturali per la sicurezza, gestione dei consumi. 

Il corso si sofferma inoltre su alcune strutture che trovano impiego diffuso all'interno dei calcolatori ad alte prestazioni.

Testi/Bibliografia

J. L. Hennessy, D. A. Patterson, Computer Architecture: a quantitative approach, 6° edizione, Morgan Kaufmann 
(https://www.elsevier.com/books/computer-architecture/hennessy/978-0-12-811905-1)

David J. Greaves, Modern System-on-Chip Design on Arm, ARM Education Media (https://www.arm.com/resources/education/books/modern-soc)

David A Patterson John L Hennessy, Struttura e progetto dei calcolatori. Progettare con RISC-V, (https://www.zanichelli.it/ricerca/prodotti/struttura-e-progetto-dei-calcolatori-edizione-risc?hl=risc-v)

Metodi didattici

La didattica si basa sulla illustrazione e discussione interattiva in aula delle slides disponibili pubblicamente sulla piattaforma (IOL).

In caso di emergenza sanitaria le lezioni potranno essere affiancate o sostituite da lezioni interattive online sulla piattaforma Microsoft Teams.

Modalità di verifica e valutazione dell'apprendimento

La verifica dell'apprendimento viene effettuata sul risultato di una prova scritta volta a verificare la preparazione dello studente sia sulla progettazione sia sull'architettura dell'hardware dei calcolatori.

E' previsto un colloquio orale facoltativo per gli studenti che hanno superato lo scritto. Il colloquio orale è volto a verificare la capacità dello studente di valutare l'efficacia e le implicazioni delle diverse tecniche architetturali trattate a lezioni oltre a saperne discutere il funzionamento. Qualora precedentemente concordato con il docente lo studente e/o piccoli gruppi di studenti possono presentare elaborati di approfondimento degli argomenti trattati a lezioni. 

La formazione dell'esito finale è composta per 3/4 dalla prova scritta e per 1/4 dal colloquio orale facoltativo.

Strumenti a supporto della didattica

In caso di emergenza sanitaria le lezioni potranno essere affiancate o sostituite da lezioni interattive online sulla piattaforma Microsoft Teams.

Orario di ricevimento

Consulta il sito web di Andrea Bartolini